Performance effects of pipeline architecture on an FPGA-based binary32 floating point multiplier
发布时间：2022-09-24 点击次数：
发表刊物：Microprocessors and Microsystems
合写作者：Xianyang Jiang, Peng Xiao, Meikang Qiu, and Gaofeng Wang.
论文类型：期刊论文
文献类型：J
卷号：37
期号：8-D
页面范围：pp:1183-1191
是否译文：否
发表时间：2013-08-16
