访问量:    最后更新时间:--

论文成果

Performance effects of pipeline architecture on an FPGA-based binary32 floating point multiplier

发布时间:2022-09-24  点击次数:
发表刊物:Microprocessors and Microsystems
合写作者:Xianyang Jiang, Peng Xiao, Meikang Qiu, and Gaofeng Wang.
论文类型:期刊论文
文献类型:J
卷号:37
期号:8-D
页面范围:pp:1183-1191
是否译文:
发表时间:2013-08-16

江先阳

Contact information

系方式

移动电话:

Copyright武汉大学2017 地址:湖北省武汉市武昌区八一路299号 邮编:430072
鄂ICP备05003330鄂公网安备42010602000219